| Autor |
Mensaje |
facundo.olano
Nivel 8
Edad: 36
Registrado: 10 Ago 2006
Mensajes: 808
Ubicación: encadenado al ánima
Carrera: Informática
|
|
Buenas, estoy tratando de sacar el siguiente ejercicio de la guía de memorias:
| Cita:
|
Para un procesador que tiene 24 líneas de dirección se desea. implementar un espacio de memoria
de 320 KB consecutivos de EPROM a partir de la posición $000000. Para ello se dispone de los
siguientes tipos de chips de memoria en las cantidades necesarias: chips de 128 KB, chips de 64
KB y chips de 32 KB.
Diseñar el circuito de decodificación de memoria para dicho sistema incluyendo:
a) número de chips de cada tipo elegidos
b) distribución de cada uno de estos chips en el mapa de memoria.
c) ecuaciones de los chip-select.
d) diagrama circuital de la conexión de los chips con el circuito de decodificación y con los buses
del procesador.
|
Leí mil veces la teoría del Murdocca (y creo que la entendí) y traté de guiarme con los ejercicios parecidos que hay en otros topics, pero sigo sin poder interpretar que es lo que me está pidiendo el enunciado.
Se agradece cualquier aclaración.
|
|
|
|
_________________
 
|
|
   |
       |
|
Gualicho
Nivel 8
Edad: 35
Registrado: 18 Sep 2007
Mensajes: 715
Ubicación: En el templo de Momo...
Carrera: Informática
|
|
| facundo.olano escribió:
|
Buenas, estoy tratando de sacar el siguiente ejercicio de la guía de memorias:
| Cita:
|
Para un procesador que tiene 24 líneas de dirección se desea. implementar un espacio de memoria
de 320 KB consecutivos de EPROM a partir de la posición $000000. Para ello se dispone de los
siguientes tipos de chips de memoria en las cantidades necesarias: chips de 128 KB, chips de 64
KB y chips de 32 KB.
Diseñar el circuito de decodificación de memoria para dicho sistema incluyendo:
a) número de chips de cada tipo elegidos
b) distribución de cada uno de estos chips en el mapa de memoria.
c) ecuaciones de los chip-select.
d) diagrama circuital de la conexión de los chips con el circuito de decodificación y con los buses
del procesador.
|
Leí mil veces la teoría del Murdocca (y creo que la entendí) y traté de guiarme con los ejercicios parecidos que hay en otros topics, pero sigo sin poder interpretar que es lo que me está pidiendo el enunciado.
Se agradece cualquier aclaración.
|
Veamos... la idea es que con muchos chips chicos llegues a poder simular una memoria mas grande. Si mal no recuerdo en el Murdocca tenes un ejemplo. Pero te comento un poco lo que me acuerdo.
Tenes que llegar a 320kb=128+128+64 (podrias llegar usando mas chips mas chicos, pero es mas paja). Como tenemos 24 lineas de direccionamiento podemos direccionar a 2^24 direcciones...
Agrego el primer chip: ![[tex]128kb=128 *2^{10} b = 2^{17}[/tex]](images/latex/fb3f100a2e4f6eb6a5751fc79bfd9b2733657adc_0.png "[tex]128kb=128 *2^{10} b = 2^{17}[/tex]")
---------------a23......a16.....................a0
primer pos:0000 0000 0000 0000 0000 0000 = 0x000000
ultima pos:0000 0001 1111 1111 1111 1111 = 0x01FFFF
Agrego el segundo chip, tambien de 128kb.
primer pos:0000 0010 0000 0000 0000 0000 = 0x020000
ultima pos:0000 0011 1111 1111 1111 1111 = 0x03FFFF
Agrego el tercer y ultimo chip, de 64kb.
primer pos: 0000 0100 0000 0000 0000 0000 = 0x040000
ultima pos: 0000 0100 1111 1111 1111 1111 = 0x04FFFF
Bueno, listo el armado de la memoria, ahora estarias en condiciones de hacer el mapa de memoria, que si mal no recuerdo es como si fuera un stack. Lo unico que este indicaria es que primer tengo la memoria de 128kb, despues otra memoria de 128kb y por ultimo la de 64kb. Revisa el Murdocca que me acuerdo que hay ejemplos del mapa de memoria (no es complicado)
Ahora vienen las ecuaciones de los chip selects. Tal como dice, el objetivo es poder identificar con que memoria tenemos que trabajar. Para hacer esto nos tenemos que concentrar en las lineas de direcciones que no se usan para usar un direccionamiento DENTRO de la memoria. Por ejemplo, para la primer memoria, los 7 bits mas significativos tienen que estar negados.
Entonces F=~A23 *~A22 * ~A21 * ~A20 * ~A19 *~A18 *~A17 .
Para el segundo: F=~A23 *~A22 * ~A21 * ~A20 * ~A19 *~A18 *A17 . (fijate que el A17 no esta negado)
Para el tercero: F= ~A23 *~A22 * ~A21 * ~A20 * ~A19 *A18 *~A17 *~A16
El diagrama sí es un poco mas complicado...tenes que hacer el banco completo con los resultados que te dio esto... Creo que en el Murdocca algo hay...
Espero que te haya servido y que este bien, no se si los numeros son correctos pero la idea es esta  . Cualquier duda avisa. Saludos!
|
|
|
|
_________________
"Por eso te pido (amigo desconocido), si ves a mi rock perdido, lo traigas por aqui!"
|
|
  |
 |
|
facundo.olano
Nivel 8
Edad: 36
Registrado: 10 Ago 2006
Mensajes: 808
Ubicación: encadenado al ánima
Carrera: Informática
|
|
Gracias, con tu explicación pude entender el ejercicio.
En cuanto al diagrama circuital, para ver si lo entendí bien: me quedarían las 17 líneas de direccionamiento menos significativas entrando en los primeros 2 módulos, y las 16 menos significativas entrando en el último. Las 7 y 8 líneas restantes, respectivamente, las conectaría, a través de compuertas, a las entradas CS de los módulos de manera que estas se activen cuando se verifiquen las ecuaciones que escribiste.
No es necesario que la elección de los chips se realice con un decodificador, no? porque en este caso por ejemplo, me parece que no se presta mucho la solución como para usarlo.
|
|
|
|
_________________
|
|
| |
|
|
Gualicho
Nivel 8
Edad: 35
Registrado: 18 Sep 2007
Mensajes: 715
Ubicación: En el templo de Momo...
Carrera: Informática
|
|
| facundo.olano escribió:
|
En cuanto al diagrama circuital, para ver si lo entendí bien: me quedarían las 17 líneas de direccionamiento menos significativas entrando en los primeros 2 módulos, y las 16 menos significativas entrando en el último. Las 7 y 8 líneas restantes, respectivamente, las conectaría, a través de compuertas, a las entradas CS de los módulos de manera que estas se activen cuando se verifiquen las ecuaciones que escribiste.
|
Perfecto.
| facundo.olano escribió:
|
No es necesario que la elección de los chips se realice con un decodificador, no? porque en este caso por ejemplo, me parece que no se presta mucho la solución como para usarlo.
|
Claro... El decodificador no lo necesitas lo vas a ver muchas veces porque si llegas a tener muchos módulos, se te simplifica poner una caja que todas las compuertas... Las dos alternativas están bien.
Lo que podrías hacer si llegaras a usar un decodificador es tener como entrada del chipset el resultado de una compuerta AND que recibe el negado de los 5 bits más significativos (son los que no cambian para ninguno de los módulos) . Esto también te podria servir aunque no usaras el decodificador.
Saludos.
|
|
|
|
_________________
"Por eso te pido (amigo desconocido), si ves a mi rock perdido, lo traigas por aqui!"
|
|
| |
|
|
facundo.olano
Nivel 8
Edad: 36
Registrado: 10 Ago 2006
Mensajes: 808
Ubicación: encadenado al ánima
Carrera: Informática
|
|
| Genial, gracias de nuevo.
|
|
|
|
_________________
|
|
| |
|
|
Dx9
Moderador
Edad: 37
Registrado: 03 Ene 2007
Mensajes: 1552
Carrera: Informática
|
|
 |
|
|
|
|
|
Ver tema siguiente
Ver tema anterior
Podés publicar nuevos temas en este foro
No podés responder a temas en este foro
No podés editar tus mensajes en este foro
No podés borrar tus mensajes en este foro
No podés votar en encuestas en este foro
No Podéspostear archivos en este foro
No Podés bajar archivos de este foro
|
Todas las horas son ART, ARST (GMT - 3, GMT - 2 Horas)
Protected by CBACK CrackerTracker365 Attacks blocked.
|
|
