| Autor |
Mensaje |
Petrucci
Nivel 4
Edad: 113
Registrado: 13 Nov 2007
Mensajes: 85
Ubicación: Bodom Beach
Carrera: Electrónica
|
|
El tema con la tabla de implicación es para minimizar estados (se llama metodo de paul y unger) y es el arma mortal, sirve en los dos casos sincronicos y asincronicos.
La joda de asincronicos es que del enunciado directamente tenes que armar la tabla de flujo y es como medio aleatorio xq podes poner numeritos en cualquier lado y muchos renglones y va a estar bien, xq total despues minimizas con paul y unger y fue ya esta resuelto el ejercicio (salvo que despues hay que asignar los estados con los criterios que son los mismos que sincronicos) y solucionar alguna eventual carrera que aparezca.
En fin, si la queres preparar con mas detalle en febrero es un aprobado asegurado, pero si algo sabes presentate, y en una de esas si te toma fucks lo podes chamuyar...
Suerte!
|
|
|
|
_________________
On a cold winter morning in a time before the light,
In flames of death's eternal reign we ride towards the fight.
When the darkness has fallen down and the times are tough alright.
The sound of evil laughter falls around the world tonight.
|
|
   |
    |
|
Conan
Moderador
Edad: 39
Registrado: 30 Ago 2005
Mensajes: 2390
Ubicación: Longchamps
Carrera: Electrónica y Informática
|
|
 |
|
|
sebasgm
Moderador
Edad: 38
Registrado: 07 Jul 2006
Mensajes: 2434
Ubicación: Parque Chacabuco
Carrera: Electrónica
|
|
  |
  |
|
AndresDj
Nivel 4
Registrado: 27 Oct 2005
Mensajes: 77
|
|
| sebasgm escribió:
|
De lo otro que me contaste para aclararme las dudas, también estuvo muy bueno. Lo de carreras, riesgos y tabla de flujo, me sirvió para ratificar lo que yo tenía, mi problema con eso es que justamente como no me llevo bien con los asincrónicos, puedo explicarte los conceptos de cada cosa pero no sé si voy a aparender a aplicarlo en 2 o 3 horas.
Y respecto de lo primero que dijiste, sobre la tabla de implicación, ahí también se me hace bardo, la tabla esa de por sí me costó un huevo aprender a usarla, pero nunca me quedó claro si se usaba solo en asincrónicos o también en sincrónicos, porque tenía algún ejemplo en la carpeta de un asincrónic con tabla de implic. pero ninguna de sincrónicos. Pero ahora llegás vos y me decís exactamente lo contrario, que se usan en sincrónicos... También me decís que en asincrónicos se parte del diagrama de tiempo en vez del diagrama de estado y aunque eso coincide con lo que dicen los libros, el único ejemplo copiado completo que tengo en la carpeta, de asincrónicos, está resuelto con un diagrama de estado...
|
Sebas, te clarifico lo que escribí antes. Igual tené en cuenta que, por lo visto, de asincrónicos te pide análisis, no síntesis.
Las tablas de implicación se usan para minimizar la cantidad de estados. Vos podés partir de un diagrama de estados para diseñar un asincrónico, pero como éstos generalmente se usan para problemas chicos (debido a lo complejo que es diseñarlos confiablemente), es común usar el Método de la tabla de flujo.
Fijate que las tablas de flujo que se dan ahí en el fondo son descripciones del secuencial equivalentes a diagramas de estados. La primitiva es la descripción sin minimizar la cantidad de estados. En la reducida está minimizada. Vos podrías, en lugar de este método, trabajar con diagramas de estado y, si hace falta minimizar, hacerlo por medio de una tabla de implicación, hasta llegar a la tabla de flujo reducida. La verdad que tendría que agarrar los libros para comentarte las ventajas de cada método. Supongo que el de las tablas de flujo es más rápido para problemas cortos como éstos, que son los más comunes en diseño de asincrónicos, por lo que dije antes.
Mirá el ejemplo, no es tan difícil avivarse de que los estados necesarios son dos, porque lo que el circuito tiene que "recordar" es si el 1 en x1 vino antes o después, y con eso construir directamente la tabla de flujo reducida (ojo, hay un error en el estado 3, la salida es 1). A veces no es tan fácil darse cuenta, y el método ayuda. O fijate en esto: cuando estás en el estado B y tenés 00 en la entrada, la implementación que hicieron pasa al A. Yo, si lo hacía directamente, lo hubiese dejado en el B, sin darme cuenta de que tenía esa otra opción. Con el método se nota que hay dos opciones, porque en el merger graph el nodo 1 puede ir junto con {1,2} o con {3,4}.
Sin embargo, esto que estamos hablando es síntesis de asincrónicos, que por lo visto no lo toman...
Otra cosa interesante del ejemplo: fijate que al final llaman final state table a lo que nosotros llamaríamos transition table. Acá, como en lo de fan-out y todo eso que escribí en mensajes anteriores, también hay términos que se usan de forma diferente según la fuente. Te quería avisar por la definición de tabla de flujo que te puse antes: a veces le dicen tabla de flujo a simplemente una tabla de estados para asincrónicos, sin importar si incluyen filas sin estados estables o no. Hay que ver el contexto...
En resúmen, la tabla de implicación se usa para minimizar la cantidad de estados, lo que puede resultar útil tanto para sincrónicos como asincrónicos. Sin embargo, es más frecuente usarla con los primeros, porque los segundos generalmente involucran circuitos chicos a los que se llega a una cantidad óptima por otros medios.
Por otro lado, los asincrónicos se pueden diseñar a partir de un diagrama de estados, pero es común saltearse ese paso al usar el método de las tablas de flujo. Pero tené en cuenta que, por lo visto, lo que te toman en la materia es análisis, y es normal que te pidan obtener el diagrama de estados como "conclusión" de tu análisis.
Bueno, ahora que aparezca alguien que haya rendido, para que te cuente cuánto de esta cháchara realmente necesitás para aprobar el final 
Saludos.
|
|
|
|
|
|
| |
|
|
AndresDj
Nivel 4
Registrado: 27 Oct 2005
Mensajes: 77
|
|
| Cita:
|
|
Bueno, ahora que aparezca alguien que haya rendido, para que te cuente cuánto de esta cháchara realmente necesitás para aprobar el final
|
Ah, qué bolas, ya lo habían hecho antes de que escribiera yo, me pasa por mandarme a contestar sin fijarme.
Bueno, entonces lo que hacen en la materia es una tabla de flujo "grande" (probablemente la primitiva, en donde hay solo un estado estable por fila) y después la minimizan con la tabla de implicación. Suena bien.
Yo no diría que el diseño practicamente está hecho, hay que hacer varias cosas más para que el circuito sea confiable: chequear si hay carreras críticas (como dice Petrucci) y solucionarlas, solucionar los riesgos estáticos y dinámicos que tenga la parte combinacional del asincrónico y analizar/solucionar eventuales riesgos esenciales. Para lo primero, hay que jugar con la asignación de estados, así que ésta gralmente es más exigente que con los sincrónicos. Es justamente por todas estas dificultades que los asincrónicos de modo fundamental se usan muy poco (salvo para circuitos chiquitos).
Saludos.
|
|
|
|
|
|
| |
|
|
sebasgm
Moderador
Edad: 38
Registrado: 07 Jul 2006
Mensajes: 2434
Ubicación: Parque Chacabuco
Carrera: Electrónica
|
|
| |
|
|
Murnin
Nivel 6
Registrado: 29 Jul 2005
Mensajes: 208
Ubicación: Caballito
Carrera: Electrónica
|
|
Me dijeron que tomaron esto:
Uno de asincrónicos normal, despues comparar PROM, PLA y PAL y despues otro punto, que la verdad no se como se hace asique les escribo mas o menos el enunciado:
Diseñar un contador sincronico de modulo 7 (000 hasta 110) como un secuencial sincronico de una entrada (clock) y tres salidas z0, z1 y z2. Alguien sabe como se hace esto? Porque yo mas que el diagrama de estados no se hacer.
Saludos.
|
|
|
|
|
|
| |
|
|
sebasgm
Moderador
Edad: 38
Registrado: 07 Jul 2006
Mensajes: 2434
Ubicación: Parque Chacabuco
Carrera: Electrónica
|
|
| Murnin escribió:
|
Me dijeron que tomaron esto:
Uno de asincrónicos normal, despues comparar PROM, PLA y PAL y despues otro punto, que la verdad no se como se hace asique les escribo mas o menos el enunciado:
Diseñar un contador sincronico de modulo 7 (000 hasta 110) como un secuencial sincronico de una entrada (clock) y tres salidas z0, z1 y z2. Alguien sabe como se hace esto? Porque yo mas que el diagrama de estados no se hacer.
Saludos.
|
Básciamente, no, no creo saber como se hace.
A todo esto, ¿Te dijeorn si aprobaron muchos o no? ¿Fue tranquilo el oral?
|
|
|
|
_________________
"Por un foro más ordenado" "Cómo buscar en el Foro" "Información para ingresantes" "El wiki te espera"
|
|
| |
|
|
AndresDj
Nivel 4
Registrado: 27 Oct 2005
Mensajes: 77
|
|
| Murnin escribió:
|
|
Diseñar un contador sincronico de modulo 7 (000 hasta 110) como un secuencial sincronico de una entrada (clock) y tres salidas z0, z1 y z2. Alguien sabe como se hace esto? Porque yo mas que el diagrama de estados no se hacer.
|
Diseñar sincrónicos es más fácil (e importante) que asincrónicos. En este ejemplo, no tenés ninguna entrada "convencional", porque solo está el clock. Es decir que el próximo estado solo depende del estado actual. Claramente necesitás no menos de 7 estados, así que son 3 flip-flops. La asignación de estados la hacés como para que las salidas de esos ff sean directamente z0, z1 y z2, porque no tiene sentido agregar una etapa combinacional a la salida. Por convención, se usa z0 para el dígito menos significativo.
El problema es tan simple que directamente podés pasar a la tabla de transición (es decir, indicar qué estado Z le sigue a cada estado z):
![[tex]\begin{tabular}{c c c || c c c}z2 & z1 & z0 & Z2 & Z1 & Z0 \\\hline0 & 0 & 0 & 0 & 0 & 1\\0 & 0 & 1 & 0 & 1 & 0\\0 & 1 & 0 & 0 & 1 & 1\\0 & 1 & 1 & 1 & 0 & 0\\1 & 0 & 0 & 1 & 0 & 1\\1 & 0 & 1 & 1 & 1 & 0\\1 & 1 & 0 & 0 & 0 & 0\\\end{tabular}[/tex]](images/latex/acb53e90ac1f575f83291e9828185c18443efb49_0.png "[tex]\begin{tabular}{c c c || c c c}z2 & z1 & z0 & Z2 & Z1 & Z0 \\\hline0 & 0 & 0 & 0 & 0 & 1\\0 & 0 & 1 & 0 & 1 & 0\\0 & 1 & 0 & 0 & 1 & 1\\0 & 1 & 1 & 1 & 0 & 0\\1 & 0 & 0 & 1 & 0 & 1\\1 & 0 & 1 & 1 & 1 & 0\\1 & 1 & 0 & 0 & 0 & 0\\\end{tabular}[/tex]")
Para implementar esto, primero hay que decidir qué tipo de flip-flop usar. Voy a usar JK, para usar otro tipo el procedimiento es el mismo.
Acordate de que la tabla de excitación de un JK es:
![[tex]\begin{tabular}{c c || c c}q & Q & J & K\\\hline0 & 0 & 0 & -\\0 & 1 & 1 & -\\1 & 0 & - & 1\\1 & 1 & - & 0\\\end{tabular}[/tex]](images/latex/fccd94c8ec749f98cc7c34d6c2ab1261dfb2c40b_0.png "[tex]\begin{tabular}{c c || c c}q & Q & J & K\\\hline0 & 0 & 0 & -\\0 & 1 & 1 & -\\1 & 0 & - & 1\\1 & 1 & - & 0\\\end{tabular}[/tex]")
(Por si no la vieron, la tabla de exitación te muestra qué tenés que tener en las entradas para que se pase de un estado q a un próximo estado Q. "-" es "no importa".)
Buenísimo el laburo de S. Santisi con el Latex, que nos deja hacer estas tablas enseguida y quedan buenas.
Con la tabla de excitación del JK completás la tabla de transición, para convertirla en una tabla de excitación de tu sistema. Esto es, una tabla que indique qué hay que tener en las entradas de los FF, para producir las transiciones que especificaste antes. Por ejemplo, en la primera fila, z2=0 y Z2=0, así que tenés que tener J2=0 y K2 no importa... La vas completando así, hasta obtener:
![[tex]\begin{tabular}{c c c || c c c || c c c c c c}z2 & z1 & z0 & Z2 & Z1 & Z0 & J2 & K2 & J1 & K1 & J0 & K0\\\hline0 & 0 & 0 & 0 & 0 & 1 & 0 & - & 0 & - & 1 & -\\0 & 0 & 1 & 0 & 1 & 0 & 0 & - & 1 & - & - & 1\\0 & 1 & 0 & 0 & 1 & 1 & 0 & - & - & 0 & 1 & -\\0 & 1 & 1 & 1 & 0 & 0 & 1 & - & - & 1 & - & 1\\1 & 0 & 0 & 1 & 0 & 1 & - & 0 & 0 & - & 1 & -\\1 & 0 & 1 & 1 & 1 & 0 & - & 0 & 1 & - & - & 1\\1 & 1 & 0 & 0 & 0 & 0 & - & 1 & - & 1 & 0 & -\\\end{tabular}[/tex]](images/latex/872e44117c1c1a189674912763d6ec2513149624_0.png "[tex]\begin{tabular}{c c c || c c c || c c c c c c}z2 & z1 & z0 & Z2 & Z1 & Z0 & J2 & K2 & J1 & K1 & J0 & K0\\\hline0 & 0 & 0 & 0 & 0 & 1 & 0 & - & 0 & - & 1 & -\\0 & 0 & 1 & 0 & 1 & 0 & 0 & - & 1 & - & - & 1\\0 & 1 & 0 & 0 & 1 & 1 & 0 & - & - & 0 & 1 & -\\0 & 1 & 1 & 1 & 0 & 0 & 1 & - & - & 1 & - & 1\\1 & 0 & 0 & 1 & 0 & 1 & - & 0 & 0 & - & 1 & -\\1 & 0 & 1 & 1 & 1 & 0 & - & 0 & 1 & - & - & 1\\1 & 1 & 0 & 0 & 0 & 0 & - & 1 & - & 1 & 0 & -\\\end{tabular}[/tex]")
Con práctica, la hacés en dos patadas. Por ejemplo para J2 si z2 es 1 ponés -, si es 0 ponés lo que haya en Z2, con K2 es al revés, y así vas llenando rápido cada columna... O hasta podías ver que hay un patrón salvo en la última fila (porque solo ahí difiere de un contador binario normal) y con eso ayudarte a armarla rápido.
De la tabla de excitación, pasás a un Karnaugh para cada J y cada K. Una vez más, los vas a armar rápido si los hacés todos juntos, y te podés ahorrar algunos si sacás los más fáciles por inspección (ej. K0=1 o K0=z0, según te convenga). Como tenés muchos "no importa", te van a quedar circuitos de muy pocas compuertas, probablemente con unas 3 o 4 podés implementar todo (si los FF tienen también una salida negada, como suele pasar). No hace falta que agregues términos de consenso, porque los glitches no te van a traer problemas en este caso.
Bueno, otra vez, los que rindieron con Fuchs cuenten si hay que hacer esto o qué en el examen.
Saludos.
|
|
|
|
|
|
| |
|
|
Murnin
Nivel 6
Registrado: 29 Jul 2005
Mensajes: 208
Ubicación: Caballito
Carrera: Electrónica
|
|
| Mira, esa era mi idea tambien, con FF D para que salga directamente. Pero segun me dijeron, asi lo que estaría haciendo es un contador y no estoy utilizando la idea de secuenciales o algo asi. Si alguien rindio ayer, que tire como lo hizo....
|
|
|
|
|
|
| |
|
|
AndresDj
Nivel 4
Registrado: 27 Oct 2005
Mensajes: 77
|
|
Un contador es un secuencial, y es lo que te están pidiendo... Quizás te referís a que no estaría usando un procedimiento de diseño general para un secuencial, pero sí lo estoy haciendo. Si usara "trucos" para adaptar un contador normal tendrías razón, pero no fue lo que hice. El procedimiento que usé es general, salvo que algunos pasos fueron triviales, porque con un problema más común harías una minimización de estados primero, tendrías que decidir si hacer una máquina de Mealy o de Moore, asignarías estados y se incluirían señales de entrada en las tablas y los Karnaugh.
De todas formas, a mí también me interesa que alguien que rindió contara lo que hizo.
Sobre usar FF D, sí, te sale más directo porque la tabla de exitación es trivial (son las mismas columnas de Z), aunque seguro que vas a usar bastantes más compuertas, porque casi no hay "no importa". Si es algo que vas a implementar con varios CIs (de las serie 74x por ejemplo), usar JK probablemente te ahorre algún integrado. En cambio, si es para hacer en lógica programable (que es lo más común hoy en día) los FF seguramente van a ser D y la cantidad de compuertas no te va a importar. En una situación de trabajo normal, unos pocos minutos de tiempo de diseño generalmente no cuentan frente a otros factores como ésos, pero si en la cátedra te dan libertad y te resulta un poco más rápido usar FF D, todo bien. Supongo que es lo que me estabas diciendo, pero lo quise aclarar para que nadie malinterprete y piense que usar JK fue una complicación en balde.
Saludos.
|
|
|
|
|
|
| |
|
|
Murnin
Nivel 6
Registrado: 29 Jul 2005
Mensajes: 208
Ubicación: Caballito
Carrera: Electrónica
|
|
| Hola. Tengo una duda con ese ejercicio. El estado 111 no aparece en la tabla de transición??? Bah, debería aparecer o no? En caso de que tenga que aperecer, cual es el próximo estado, - - - , o 0 0 0 ??? No se, me surgió esa duda. Y otra cosa, las 3 salidas z0, z1 y z2, son las salidas de c/u de los FF, no? Gracias.
|
|
|
|
|
|
| |
|
|
AndresDj
Nivel 4
Registrado: 27 Oct 2005
Mensajes: 77
|
|
| Murnin escribió:
|
|
Hola. Tengo una duda con ese ejercicio. El estado 111 no aparece en la tabla de transición??? Bah, debería aparecer o no? En caso de que tenga que aperecer, cual es el próximo estado, - - - , o 0 0 0 ???
|
Ese tema es muy importante para diseñar circuitos confiables. Otra vez, no sé si en la materia le dan bola a esto, pero te contesto independientemente de la materia.
En la especificación, el contador cuenta hasta 110 y vuelve a 000, así que, en un mundo ideal, lo que pase en 111 no te debería importar, porque es un estado al que nunca se llegaría. Pero en el mundo real cualquier FF se puede "chispotear" alguna que otra vez, por un transitorio en la alimentación, mal encendido, un rayo cósmico, etcétera (lo de rayo cósmico suena delirante pero con la miniaturización es un tema cada vez más preocupante, lean sobre soft errors y SEU [soft-error upset o single event upset] si les interesa). Además, quizás querés liberar al usuario de tu circuito, de tener que poner un reset si no lo necesita.
Por eso, hay que ver qué pasa después del estado 111 también. Fijate que si la transición desde ese estado termina en el mismo estado, quedaría el contador "colgado" en ese número. Salvo que te pidan eso (por ejemplo, agregando después una circuitería que dé la alarma porque hubo un mal funcionamiento), quedarse colgado así es inaceptable. Generalmente, con que se pase a un estado "legal" es suficiente, por el aparato se chispotea un instante pero después sigue funcionando. A menos que te especifiquen un requerimiento particular (ej. que empiece de vuelta de cero), porque en algunos casos puede ser inconveniente caer erróneamente en cualquier estado (podés caer en uno que encienda algo) y vas a querer disminuir al mínimo esa probabilidad.
Por lo tanto, lo que yo haría, mientras no me especifiquen algo en particular, es diseñar todo como está arriba y, una vez simplificado por Karnaugh, chequear que el estado 111 no transicione a sí mismo. Si tengo la mala suerte de que lo hace, tendré que cambiar, para los Kn, alguno de los casilleros correspondientes al 111, de "no importa" a 0, para forzar que le siga otro estado.
En un diseño moderno, en lógica programable, si quedan muchos estados sin asignar este método es medio despelote. Por eso, una posibilidad es agregar los estados no asignados a la tabla de transición, y podés hacer que transicionen al estado inicial (que puede ser 000 o no), total con lógica programable no importa ahorrar compuertas en la parte combinacional. Otra posibilidad es que la herramienta CAD que uses lo haga por vos. Suelen incluir alguna prestación relacionada, porque muchas veces hay motivos para no usar una codificación de mínimo de bits, lo que aumenta la cantidad de estados no asignados.
Te repito que es probable que en la materia no lo vean así. Me había propuesto no "molestar" más en este thread pero tu pregunta es buena y me tentó.
| Cita:
|
|
Y otra cosa, las 3 salidas z0, z1 y z2, son las salidas de c/u de los FF, no? Gracias.
|
Sí, z0 viene a ser la salida actual del flip-flop cero, y Z0 la del ciclo siguiente.
Saludos.
|
|
|
|
|
|
| |
|
|
arielik
Nivel 9
Edad: 36
Registrado: 11 Sep 2007
Mensajes: 1234
Ubicación: Para mi siempre será San Telmo...
Carrera: Electrónica, Informática y Sistemas
|
|
  |
  |
|
diego0899
Nivel 3
Edad: 35
Registrado: 02 Mar 2008
Mensajes: 38
Ubicación: San Martin
Carrera: Electrónica
|
|
Estaba viendo que en el final del 20/02/2008 tomaron esto:
Diseñe un contador asincronico binario de modulo 7 (de 000 a 110), como un circuito secuencial asincronico de una entrada (pulsos a contar) y tres salidas (Z2, Z1, Z0)
Como se hace??? Como sincronico se hacerlo, pero... asincronico?
Como represento los pulsos en la tabla de estados si en la cabecera de la tabla va el valor de la entrada (0 o 1) , no el pulso.
Alguien me puede ayudar? Mañana rindo...
|
|
|
|
|
|
  |
|
|
|
|
Ir a página Anterior 1, 2, 3 Siguiente
|
Ver tema siguiente
Ver tema anterior
Podés publicar nuevos temas en este foro
No podés responder a temas en este foro
No podés editar tus mensajes en este foro
No podés borrar tus mensajes en este foro
No podés votar en encuestas en este foro
No Podéspostear archivos en este foro
No Podés bajar archivos de este foro
|
Todas las horas son ART, ARST (GMT - 3, GMT - 2 Horas)
Protected by CBACK CrackerTracker365 Attacks blocked.
|
